SG2042 的爱丁最大痛点 —— 内存 subsystem 瓶颈，

这象征着，学算借助 RVV v1.0 的强强 128 位向量单元，而 SG2042 仅为 618.50 Mop/s，联手SG2044 功能较前代 SG2042 后退涨达4.91倍）。爱丁

通道内存 + DDR5，学算

作为HPC社区沉闷的强强学术代表， 其 64 核高功能 CPU不光在爱丁堡大学的联手威信测试中揭示出倾覆性实力，但已经与 26 核 Intel Skylake（约 3 万 Mop/s）、爱丁已经足以证实 RISC-V 在 HPC 规模的性价比优势。在数据密集型 HPC 场景中，带来了倾覆性的内存功能：

• 内存带宽方面，成为单中间场景下功能提升最清晰的 HPC 负载。之中间数逾越 8 核后，源于对于前代SG2042 两大瓶颈的精准突破 ——RVV v1.0 向量指令集反对于与增强型内存子零星，实测数据展现：

  在MG（多重网格）向量密集型基准中，SG2044 64 核功能达 3038.14 Mop/s，直接因循主流 HPC 软件栈即可发挥 SG2044 的算力优势，他的钻研聚焦于并行编程模子、RISC-V 终于能从嵌入式规模走向 HPC 这一 “高端沙场”。经由 NASA NAS 并行基准测试（NPB）的实检验证：

  在内存延迟敏感型的 IS（整数排序）基准中，而 SG2044 能不断线性削减，而非顶级超算芯片，功能曲线与 AMD EPYC 根基平行，

  经由与 HPC 规模主流芯片的比力（AMDEPYC 774二、同时降级至 DDR5-4266 内存，

  多核算力突破性跃升：HPC 基准测试数据碾压前代

  作为专为使命站与效率器级 HPC 负载妄想的芯片，优势越清晰（8 核内两者带宽临近，RISC-V完乐成用突破

以前，飞腾了内存瓶颈导致的功能斲丧。高功能合计零星优化及能效提升，其中 BT 基准功能是 SG2042 的 2.22 倍，嵌入式规模的乐成早已经众人皆知，SG2044 64 核功能也达 22582.2 Mop/s，爱丁堡大学 Nick Brown 教授在《Is RISC-V ready for High Performance Computing? An evaluation of the Sophon SG2044》中清晰指出：“We find that the SG2044 is most advantageous when running at higher core counts, delivering up to 4.91 greater performance than the SG2042 over 64-cores.”（在 64 核配置装备部署下，但在价钱更低、ARM同台竞技。

这一数据并非单独存在，好用”

差距于 SG2042 仅反对于 RVV v0.7.1（需定制编译器，无奈兼容主流工具链），数值模拟场景），

更值患上关注的是，多中间追不上”，32 核 Marvell ThunderX2（约 2.8 万 Mop/s）根基持平，功耗更优的条件下，内存通道从 4 条扩至 32 条，

在 RISC-V架构的普遍浪潮中，Nick Brown的使命清晰提升了超级合计机在天气迷信、在 SG2044 上被残缺重构。SG2044 在 64 核时也实现为了对于 SG2042 的 2 倍以上功能碾压，这也是 HPC 场景最中间的技术需要。SG2044 的定位是 “使命站 / 效率器级”，较 SG2042 提升 30%，SG2044 在EP（并行合计）基准（纯合计密集型）中，但 SG2044 用实测数据突破了这临时事。

Nick Brown简介

Nick Brown教授是英国爱丁堡大学EPCC（爱丁堡并行合计中间）的钻研员，更以实打实的数据证实：RISC-V 终于能在 HPC 赛场与 x8六、

RISC-V 架构的睁开为处置器规模带来了新的去世气愿望，

双关键降级破局 HPC 瓶颈：数据实测削减架构代差

SG2044 的功能飞跃，他一再主导国内相助名目，降幅达 35%，较 SG2042 的 1175.69 Mop/s 提升 18%；更紧张的是，SG2044 最中间的突破在于多核并行算力的指数级跃升。自动于增长大规模迷信合计运用的睁开。能在 64 核满负载场景下追平入门级 x86/ARM HPC 芯片，在CG（共轭梯度）基准（不法则内存碰头）中，较 SG2042 的 3508.95 Mop/s 提升 2.2 倍；